ASIC(特殊应用集成电路)

ASIC

ASIC，全称：专用集成电路（Application Specific Integrated Circuits），是指应特定用户要求和特定电子子系统的需要而设计、制造的集成电路，是专用芯片的统称，是集成电路技术与特定用户的整机或系统技术紧密结合的产物。

ASIC的概念诞生于20世纪80年代。当时，制造商为在性能与功耗效率上超越通用处理器，开始为特定应用场景研发定制化芯片。早期的ASIC设计较为简单，应用范围有限，主要用于计算器、基础信号处理等场景。20世纪80年代，门阵列（Gate Arrays）问世，门阵列技术实现了可配置的定制逻辑电路，标志着 ASIC 研发正式起步。20世纪90年代，标准单元ASIC（Standard Cell ASICs）得到发展。1993年年底，中国华为成功地做出了自己的第一款ASIC芯片。1996年，华为又顺利完成第一块十万门级ASIC的开发。1998年，华为第一块数模混合ASIC研发成功，应用于程控交换机、光传输等核心领域；2000年，华为迎来新的突破，第一块百万门级ASIC开发成功。21世纪初期，系统级芯片（SoC）技术突破，ASIC开始集成更多功能，逐步演进为“系统级芯片（SoC）”解决方案。2003年，华为第一块千万门级ASIC开发成功。20世纪10年代，比特币ASIC矿机出现。根据摩根士丹利的数据，2024年全球ASIC芯片市场规模呈现出强劲的增长态势。随着人工智能、5G通信、物联网等新兴技术的快速普及，对ASIC芯片的需求持续攀升。2024年全球ASIC芯片市场规模达到120亿美元左右。

ASIC的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，与通用集成电路相比，具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强和成本降低等优点。在硬件层面，ASIC芯片由基本硅材料、磷化镓、砷化镓、氮化镓等材料构成。在物理结构层面，ASIC芯片模块由插件存储单元、电源管理器、音频画面处理器、网络电路等IP核拼凑而成。同一芯片模组可搭载一个或几个功能相同或不同的ASIC 芯片，以满足一种或多种特定需求。ASIC分为数字ASIC、模拟ASIC和数模混合ASIC。对于数字ASIC，其设计方法有多种，按照版图结构及制造方法可分为全定制ASIC和半定制ASIC。半定制法中复杂可编程逻辑器件（CPLD）和现场可编程逻辑阵列（FPGA）是进行ASIC设计最为流行的方式。ASIC芯片模块可广泛应用于人工智能设备、耗材打印设备、军事国防设备等智慧终端。

定义

ASIC（专用系统集成电路）是指应特定用户要求和特定电子子系统的需要而设计、制造的集成电路，是专用芯片的统称。ASIC是一种带有逻辑处理功能的加速处理器。简单地说，ASIC就是用硬件逻辑电路实现软件的功能。使用ASIC可用专用的硬件实现一些原来由CPU完成的通用工作，从而在性能上获得突破性的提高。

现代ASIC的设计与制造，已不再完全由半导体厂商独立承担，系统设计师在实验室就可以设计出合适的ASIC芯片，并且将其立即投入实际应用之中，这都得益于可编程逻辑器件（Programmable Logic Device，PLD）的出现。现在应用最广泛的PLD主要是FPGA（Field Programmable Gate Array，FPGA）和复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）。ASIC是专门为某一应用领域或某一专用用户而设计制造的LSI或VLSI电路，具有体积小、质量轻、功耗低和高性能、高可靠性、高保密性等优点。

ASIC芯片的工作原理与普通集成电路类似，都是由多个逻辑门（如与门、或门、非门等）和存储器单元（如寄存器、TPS2051BDBVR存储器等）组成。ASIC芯片可以根据特定应用需求进行设计和制造，因此它可以具有更高的性能和更低的功耗。ASIC芯片的设计和制造需要经过多个步骤。首先，需要进行芯片规划，确定芯片的整体结构和电路功能。然后，进行电路设计，设计各种逻辑门和存储器单元，以及各种接口电路和时钟电路。接着，进行电路验证，验证设计的电路是否符合规范和功能要求。如果验证通过，就需要进行芯片布局，将电路按照规定的布局进行排列。最后，进行芯片加工，使用特殊的工艺和设备进行制造。

ASIC芯片通常包括数字电路、模拟电路和混合信号电路，可以用于各种应用领域，如通信、计算、图像处理、音频处理等。ASIC芯片的设计和制造需要经过多个步骤，包括芯片规划、电路设计、电路验证、芯片布局、芯片加工等。ASIC芯片的制造需要使用特殊的工艺和设备，如光刻机、蚀刻机、离子注入机等。

发展历史

研发背景

当半导体技术从分立器件跨入集成电路的初期，元件产品几乎没有改变其通用的属性。电子系统设计师从集成电路制造厂商提供的系列化产品目录上了解集成电路产品的电学和物理设计与用集成电路构成整机或系统功能的设计是两个相互独立的过程。集成电路技术和计算机辅助设计（CAD）技术的发展促成了ASIC（专用集成电路）的出现。尽管在集成电路发展初期就已着手探索以阵列方式排布门电路或改变每片上互连引线来获得不同功能的集成电路产品，但是，直到20世纪80年代初期，集成电路技术和CAD技术日趋成熟时，ASIC产品才开始步入市场。通常认为，20世纪60年代出现的标准半导体单元电路如TTL电路、运算放大器等为第一代集成电路，20世纪70年代的微处理器及存储器则为第二代，而ASIC是第三代半导体集成电路产品。

1958年，美国德州仪器的杰克·基尔比发明了第一个集成电路。他将多个电子元件（如晶体管、电阻、电容器）集成在一个小型芯片上，成功实现了电子元件的小型化和集成化。这一发明开创了世界微电子学的历史，标志着集成电路时代的到来。1960年12月，世界上第一块硅集成电路问世。硅集成电路的出现进一步推动了集成电路技术的发展，使其更加成熟和可靠。随后，集成电路逐渐从实验室走向商业化应用。

1961年，第一款商用集成电路问世。这标志着集成电路技术开始进入实用化阶段，为电子设备的普及和发展提供了有力支持。1964年，戈登·摩尔提出了著名的“摩尔定律”。他预测集成电路上可容纳的晶体管数量大约每18个月翻一番。摩尔定律的提出成为了集成电路和微处理器发展的指导原则，推动了整个电子行业的快速发展。1966年，美国贝尔实验室使用先进的硅外延平面工艺制造出第一块公认的大规模集成电路。这一成就标志着集成电路技术进入了一个新的发展阶段，为后续的集成电路设计和制造提供了重要参考。1971年，世界上第一款微处理器——4004处理器问世。这款处理器由英特尔推出，它成功地将计算机中央处理单元（CPU）集成到单个芯片中，为计算机的小型化和普及奠定了基础。微处理器的出现极大地推动了计算机技术的发展和应用。

发展历程

随着集成电路复杂度的增加，其设计和制造的周转时间延长至数年，而一些终端产品的生命周期却缩短至一个季度。为加快空军所需复杂定制电路原型产品的供应速度，1967年，IBM和德州仪器开发了“任意布线”方法，该方法为每个晶圆采用独特的计算机生成（1966年里程碑）金属掩膜。

为定制设计的批量生产开发的两种方法是门阵列和标准单元——统称为ASIC。门阵列是以未连接晶体管的晶圆形式生产的。由于定制互连是在最终制造步骤中完成的，虽然在硅利用率方面不如手工制作的芯片，但原型可以在几天内而不是几个月内生产出来。早期的门阵列供应商，如费伦蒂/英特设计公司，是手动设计定制连接的。1967年，快捷半导体（苏州）有限公司推出了双极型DTL和TTL阵列的微矩阵系列，该系列使用计算机辅助设计（CAD）工具以交互方式执行此操作。1974年，罗伯特·利普为国际微电路公司设计了第一个互补式金属氧化物半导体（CMOS）阵列，但可行的CAD支持在几年内都没有出现。标准单元集成电路采用一整套制造掩膜，其设计由存储在计算机库中的曲库功能组装而成。它们在硅效率高的手工设计和门阵列的快速周转之间提供了一种折衷方案。仙童公司和摩托罗拉以微马赛克和多晶硅单元的商品名提供了早期的MOS标准单元功能。超大规模集成电路技术公司（成立于1979年）和大规模集成电路逻辑公司（1981年）成功地利用了20世纪70年代初被原始供应商放弃的这些基于CAD的ASIC概念。

1977年，美国MMI公司（单片存储器公司）推出可编程阵列逻辑（Programmable Array Logic，PAL）器件。ASIC芯片的主要根据运算类型分为了TPU、DPU和NPU芯片，而谷歌TPU，则是率先崭露头角的第一块实际用于大模型训练的芯片结构。谷歌TPU，原理脱胎于脉动整列取数法，脉动整列（Systolic Array）的概念最早在1982年被提出，是一种快速将数据读取至矩阵运算单元的方法，由于当时矩阵运算需求极小，并且仍是CPU为主，并未受到重视。1984年，Xilinx的联合创始人Ross Freeman发明FPGA，这种极具灵活性的、动态可配置的产品就成了很多产品设计的首选。1985年，发明通用阵列逻辑（Generic Array Logic，GAL）器件。20世纪80年代末，ASIC电路的复杂程度平均为数万门，最小线宽为1微米，工作频率约为百兆赫兹。

1993年年底，中国华为成功地做出了自己的第一款芯片设计，就是用于C&C08交换机上的ASIC芯片。1996年，华为又顺利完成第一块十万门级ASIC的开发，该芯片是程控交换机的核心芯片；1998年，华为第一块数模混合ASIC研发成功，应用于程控交换机、光传输等核心领域；2000年，华为迎来新的突破，第一块百万门级ASIC开发成功；2003年，华为第一块千万门级ASIC开发成功。21世纪10年代末，ASIC已经达到每片上千万门级，芯片线宽达到10纳米及以下的加工工艺，工作频率达到1吉赫以上。

2010年以后，随着比特币进一步爆火，全网算力提升，矿工对于算力的需求急剧膨胀。2011年，市面上出现了首台“FPGA”矿机，但由于FPGA的开发难度和性能提升有限，这种方式并未普及。 2012年之后，随着比特币算力需求持续井喷，同时比特币发明时就固定了SHA256加密算法，因此全球第一台商用比特币ASIC矿机迅速在中国出现，发明人张楠赓后来成立了全球矿机龙头之一的嘉楠科技。2013年下半年开始，大量ASIC矿机雨后春笋般出现，比特币算力竞争进入ASIC时代，并延续至今。

结构组成

在硬件层面，ASIC芯片由基本硅材料、磷化镓、砷化镓、氮化镓等材料构成。在物理结构层面，ASIC芯片模块由插件存储单元、电源管理器、音频画面处理器、网络电路等IP核拼凑而成。同一芯片模组可搭载一个或几个功能相同或不同的ASIC 芯片，以满足一种或多种特定需求。

工作原理

ASIC芯片的工作原理与普通集成电路类似，都是由多个逻辑门（如与门、或门、非门等）和存储器单元（如寄存器、TPS2051BDBVR存储器等）组成。ASIC芯片可以根据特定应用需求进行设计和制造，因此它可以具有更高的性能和更低的功耗。ASIC芯片的工作流程大致如下：

1.输入信号：ASIC芯片接收输入信号，如数据、时钟、控制信号等。

2.逻辑运算：ASIC芯片进行逻辑运算，如与运算、或运算、非运算等。

3.存储数据：ASIC芯片将计算结果存储到寄存器、存储器等存储单元中。

4.输出信号：ASIC芯片输出计算结果，如数据、状态信号等。

类型

ASIC分为数字ASIC、模拟ASIC和数模混合ASIC。ASIC可以分为面向特定用户的USIC和非特定用户的ASSP。但是ASIC也有从设计方法和制造方法进行分类的方式。目前的ASIC（系统LSI）是以门阵列（Gate Array）、基于单元的IC和嵌入式阵列3种独立或组合的方式实现的。ASIC芯片的主要根据运算类型分为了 TPU、DPU和 NPU芯片，分别对应了不同的基础计算功能。

门阵列是ASIC中交货时间最短的，只需在半成品晶圆上执行金属布线工序即可获得LSI，而这些晶圆的LSI需求规范是预先创建的。基于单元的IC可以完全满足LSI的功能要求，因为它从一开始就通过使用标准单元来满足用户的要求。但是，与门阵列相比，交货时间更长。嵌入式阵列是一种功能需求和交付日期正好介于门阵列和基于单元的IC之间的产品。此外，FPGA的市场也在不断扩大。与门阵列相比，FPGA提供了更多的便利性，用户可以在现场进行电路的写入。

基础类型

模拟ASIC

模拟ASIC由线性阵列和模拟标准单元组成。由于模拟电路的频带宽度、精度、增益和动态范围等暂时还没有一个最佳的办法加以描述和控制，因此与数字ASIC相比，它的发展还相当缓慢。但模拟ASIC可减少芯片面积、提高性能、降低费用、扩大功能、降低功耗、提高可靠性以及缩短开发周期，因此其发展也势在必行。科学的发展要求系统具有高精度、宽频带、大动态范围的增益和频带实时可变性等性能，因此在技术上要求采用数字和模拟混合的ASIC，以提高整个电子系统的可靠性。生产厂家可提供由线性阵列和标准单元构成的运算放大器、比较器、振荡器、无源器件和开关电容滤波器等产品，对标准单元的简单修改仅要几小时，新单元设计只需几天，同电路相匹配的最佳电阻、电容值在几小时内即可获得，并且阵列的使用率高达100%。

数字ASIC

对于数字ASIC，其设计方法有多种，按照版图结构及制造方法可分为全定制ASIC和半定制ASIC。

全定制类型

全定制（Full custom 设计 approach）ASIC的各层掩膜都是按特定电路功能专门制造的，设计人员从晶体管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优化性能。设计全定制ASIC，要求设计人员不仅具有丰富的半导体材料和工艺技术知识，还要具有完整的系统和电路设计的工程经验。全定制ASIC的设计费用高、周期长，比较适用于大批量的ASIC产品，如彩电中的专用芯片等。

半定制类型

半定制（Semi custom 设计 approach）ASIC是一种约束型设计方法，它在芯片上制作好一些具有通用性的单元元件和元件组的半成品硬件，用户仅需考虑电路逻辑功能和各功能模块之间的合理连接即可。这种设计方法灵活方便、性价比高，缩短了设计周期，提高了成品率。半定制ASIC包括门阵列、标准单元和可编程逻辑器件三种。

门阵列（Gate array）是按传统阵列和组合阵列在硅片上制成标准逻辑门，它是不封装的半成品，生产厂家可根据用户要求，在掩膜中制作出互连的图案（码点），最后将其封装为成品，再提供给用户。

标准单元（Standard cell）是IC厂家将预先设置好、经过测试且具有一定功能的逻辑块存储在数据库中，包括标准的TTL、CMOS、存储器、微处理器及I/O电路的专用单元阵列。设计人员在电路设计完成之后，利用CAD工具在版图一级完成与电路一一对应的最终设计。标准单元设计灵活，功能强，但设计和制造周期较长，开发费用也较高。

可编程逻辑器件

可编程逻辑器件（PLD）是ASIC的一个重要分支，它是一种半定制电路，厂家将其作为一种通用性器件生产，用户可通过对器件编程实现所需要的逻辑功能。PLD是用户可配置的逻辑器件，成本比较低，使用灵活，设计周期短，可靠性高，风险小，因而很快得到普遍应用，发展非常迅速。PLD从20世纪70年代发展到现在，已经形成了许多种类的产品，其结构、工艺、集成度、速度和性能都在不断改进和提高。PLD又可分为简单低密度PLD和复杂高密度PLD。

最早的PLD是1970年制成的PROM（Programmable Read Only Memory），即可编程只读存储器，它由固定的与阵列和可编程的或阵列组成。PROM采用熔丝工艺编程，只能写一次，不能擦除和重写。随着技术的发展，此后又出现了紫外线可擦除只读存储器、电可擦除只读存储器，由于它们价格低、易于编程、速度低、适合于存储函数和数据表格，因此主要用作存储器。典型的EPROM 芯片型号有2716、2732等。

可编程逻辑阵列器件

可编程逻辑阵列（Programmable Logic Array，PLA）于20世纪70年代中期出现，它由可编程的与阵列和可编程的或阵列组成，但由于器件的资源利用率低、价格较贵、编程复杂、支持PLA的开发软件有一定难度，因而没有得到广泛应用。

可编程阵列逻辑器件

可编程阵列逻辑（Programmable Array Logic，PAL）器件是美国MMI公司（单片存储器公司）于1977年率先推出的，它由可编程的与阵列和固定的或阵列组成，采用熔丝编程方式、双极性工艺制造，器件的工作速度很高。由于它的输出结构种类很多，设计很灵活，因而成为第一种得到普遍应用的可编程逻辑器件，如PAL16L8。

通用阵列逻辑器件

通用阵列逻辑（Generic Array Logic，GAL）器件是1985年发明的可电擦写、可重复编程、可设置加密位的PLD。GAL在PAL基础上，采用了输出逻辑宏单元形式E²CMOS工艺结构。具有代表性的GAL芯片有GAL16V8和GAL20V8，这两种GAL几乎能够对所有类型的PAL器件进行仿真。在实际应用中，GAL器件对PAL器件仿真具有百分之百的兼容性，所以GAL几乎完全代替了PAL器件，并可以取代大部分SSI、MSI数字集成电路，如标准的54/74系列器件，因而获得广泛应用。

可擦除可编程逻辑器件

可擦除可编程逻辑器件（Erasable PLD，EPLD）是20世纪80年代中期推出的基于UVEPROM 和CMOS技术的PLD，后来发展到采用E²CMOS工艺制作的PLD。EPLD基本逻辑单元是宏单元。宏单元由可编程的与或阵列、可编程寄存器和可编程I/O模块三部分组成。从某种意义上讲，EPLD是改进的GAL。它在GAL基础上大量增加输出宏单元的数目，提供更大的与阵列，灵活性较GAL有较大改善，集成密度大幅度提高，内部连线相对固定，延时小，有利于器件在高频率下工作，但其内部互连能力十分弱。世界著名的半导体器件公司如Xilinx等均有EPLD产品，但不同产品的结构差异较大。

复杂可编程逻辑器件

复杂可编程逻辑器件（Complex PLD，CPLD）是在20世纪80年代末在线可编程（In System Programmability，isp）技术被提出之后，于20世纪90年代初出现的。CPLD是在EPLD的基础上发展起来的，它是采用E²CMOS工艺制作的。与EPLD相比，CPLD增加了内部连线，对逻辑宏单元和I/O单元也有重大的改进。CPLD至少包含三种结构：可编程逻辑宏单元、可编程I/O单元、可编程内部连线。部分CPLD器件内部还集成了单端口RAM、FIFO或双端口RAM等存储器，以适应信号处理应用设计的要求。其典型器件有Xilinx的9500系列和AMD的MACH系列。

2004年，阿尔特拉公司推出首款MAX Ⅱ系列CPLD，其采用FPGA内嵌E²PROM的结构，既解决CPLD内部逻辑资源有限，仅能处理简单逻辑的问题，又解决了FPGA需要由外部E²PROM加载下载文件导致启动时间过长的缺陷，因而一经问世，便得到了广泛的应用。Xilinx公司紧随其后，推出了类似的Spartan 3AN系列CPLD；中国紫光同创公司推出的Compact系列CPLD器件同样具有优良的性能表现。

现场可编程门阵列

现场可编程门阵列（Field Programmable Gate Array，FPGA）器件是Xilinx公司于1985年首先推出的，它是一种新型的高密度PLD，采用CMOS-sram工艺制作。FPGA的结构与门阵列PLD不同，其内部由许多独立的可编程逻辑模块（CLB）组成，逻辑模块之间可以灵活地相互连接。FPGA 的结构一般分为三部分：可编程逻辑模块、可编程I/O模块和可编程内部连线。CLB 的功能很强，不仅能够实现逻辑函数，还可以配置成 RAM 等复杂的形式。配置数据存放在片内的 SRAM 或者熔丝图上，基于 SRAM 的 FPGA 器件工作前需要从芯片外部加载配置数据。配置数据也可以存储在片外的 E²PROM 或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场可编程。FPGA受到电子设计工程师的普遍欢迎，发展十分迅速。Xilinx、紫光同创等公司提供了丰富的高性能FPGA芯片。

广义类型

门阵列

门阵列是一种半成品LSI，是在晶圆上预先建立的电路，并确保用户对LSI的要求仅由金属布线工艺来满足。因此，当用户提出LSI电路时，只需对半成品晶圆实施金属布线工艺即可实现LSI的提供，交货期非常短。这与购买西装时，通过选择悬挂的产品样品，只需要重新调整服装尺寸的简单购买方法相近。然而，门阵列虽然有较短交货时间的优点，但用户LSI的技术规格在一定程度上受到了一定限制。

FPGA、PLD、CPLD

在普通门阵列中，半导体制造商将电路功能预先创建在芯片中。除此之外，FPGA允许用户随时（现场）改变（编程）电路的功能。此外，由于某些产品可以多次重复编程，可以立即响应产品开发过程中的电路变化，因此它是一个非常优秀的LSI。

FPGA产品最初用于处于开发阶段或小批量生产的电子设备中。然而，最近的FPGA具有更高的集成度和更高的工作频率，包含有CPU、RAM和PCI总线接口等功能块，并具有充当高性能电子设备系统LSI一级的功能。PLD是与FPGA具有同等功能的LSI。PLD是由于其与FPGA的配置差异而命名的，但从用户的角度来看，它们均属于同一个范畴。另外，结构复杂、高性能的PLD被称为CPLD。

基于单元的IC

通过标准单元的使用（由半导体制造商预先准备的标准逻辑门组合而成的块）首先创建一个功能块，单元是指功能相对较小的块。LSI是基于单元的IC（Cell - based IC），它设计了多个其他所需的功能块，并通过分层堆叠这些块来设计和制造。

基于单元IC的单元布置和布线都可以根据用户要求，完全满足用户的功能要求。这是一种接近于定制服装购买的方式，需要选择安排好的花色、面料，并指定尺寸、款式等。与门阵列相比，基于单元的IC设计周期稍长，制造成本也较高，因为从一开始就要根据用户的需求进行。然而，它更适合于系统LSI，因为它比门阵列更容易优化性能和芯片面积，并且也适合于大型功能块（Megacells 和 Macrocell）的混合使用。

嵌入式阵列

具有门阵列和基于单元的IC两种特性的LSI就是嵌入式阵列（Embedded Array）。当用户确定了要使用的功能块（Macrocell，宏单元）时，在以门阵列方法为基础制作的用户希望的LSI电路部分的硅芯片中嵌入该功能块（宏单元），开始制造LSI。然后，在金属布线工序之前预先进行晶圆制作。当用户LSI电路设计完成时，再使用门阵列方法实施金属布线工序。这可以使得搭载有基于单元的IC功能块的系统LSI的开发周期与门阵列相当。

结构ASIC

在预先制造具有预测功能逻辑块的晶圆后，只需少量掩膜就可以实现用户所需的ASIC性能。采用FPGA系统设计方法的ASIC，不仅能缩短交货期，降低开发成本，还能保持基于单元的IC的高密度和高性能。

设计

专用集成电路ASIC（Application Specific Integrated Circuits）技术是在集成电路发展的基础上，结合电路和系统的设计方法，利用计算机辅助仿真技术和设计工具，发展而来的一种把实用电路或电路系统集成化的设计方法。

设计手段

将某种特定应用电路或电路系统用集成电路的设计方法制造到一片半导体芯片上的技术称为ASIC技术。其特点是体积小，成本低，性能优，可靠性高，保密性强，产品综合性能和竞争力好。

设计发展历程

集成电路的设计方法和手段经历了几十年的发展演变，从最初的全手工设计发展到现在的可以全自动实现的过程。这也是近几十年来计算机技术、半导体技术和半导体集成电路技术等，尤其是电子信息技术发展的结果。从集成电路设计手段的发展过程划分，集成电路的设计手段经历了手工设计、计算机辅助设计（ICCAD）、电子设计自动化（EDA）、电子系统设计自动化（ESDA）以及用户现场可编程器（FPGA）等阶段。

手工设计

集成电路的设计过程全部由手工操作，从设计原理图、硬件电路模拟、每个元器件单元的集成电路版图设计、版图布局布线，到得到完整的集成电路掩膜版，全部由人工完成。

计算机辅助设计

随着计算机技术和仿真技术的发展，从20世纪70年代初开始，出现了能够用个人计算机辅助输入原理图的软件，接着出现电子电路的仿真软件，后来出现了越来越多的计算机辅助电路设计软件，并且计算机辅助设计功能越来越强。计算机辅助设计技术发展到现在，利用计算机辅助设计可以实现的功能主要有：电路或系统设计，逻辑设计，逻辑、时序、电路模拟，版图设计，规则检查等。

电子设计自动化

电子设计自动化的工作平台配备了成套的集成电路设计软件（系统设计软件、功能模拟软件、逻辑综合软件、时序模拟软件、版图综合软件、后模拟软件等），使利用电子设计自动化设计大规模集成电路（LSI）和超大规模集成电路（VLSI）成为可能。

电子系统设计自动化

电子系统设计自动化（ESDA）的目的是为设计人员提供进行系统级设计的分析手段，进而完成系统级自动化设计，最终实现片上系统（SOC）和可编程片上系统（SOPC）。利用电子系统设计自动化工具完成系统功能分析后，再用行为级综合工具将其自动转化成可综合的寄存器级（RTL）的硬件描述语言（HDL）描述，最后就可以由电子设计自动化工具实现最终的系统芯片设计，即电子系统设计自动化的大致流程为系统设计，行为级模拟，功能模拟，逻辑综合，时序模拟，版图综合，然后模拟、制版、流片和成品。

可编程专用集成电路设计

可编程专用集成电路是专用集成电路发展的另一个有特色的分支，它主要利用如SPLD、CPLD、FPGA 等可编程电路或逻辑阵列编程，得到专用集成电路。其主要特点是直接提供软件设计编程，完成ASIC电路功能，不需要再通过集成电路工艺线加工。可编程专用集成电路种类较多，可以适应不同的需求。其中SPLD、CPLD和FPGA是用得比较普遍的可编程器件。特别适合于要求开发周期短，而又具有一定复杂性和一定规模的数字电路及数字系统电路设计。本章主要介绍这类可编程专用集成电路的设计。

设计方法

就ASIC设计方法而言，集成电路的设计方法可分为全定制、半定制和可编程ASIC设计三种方式。

全定制设计

全定制ASIC是利用集成电路的最基本设计方法，对集成电路中所有的元器件进行精工细做（要考虑工艺条件，根据电路的复杂度和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素）的设计方法。全定制设计可以实现最小面积、最佳布线布局和最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，D/A混合电路以及对速度、功耗、管芯面积、其他器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。全定制设计的主要特点如下：

设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，需要使用全定制版图设计工具来完成，最后将设计结果交由IC厂家掩膜制造完成。其优点是：芯片可以获得最优的性能，即面积利用率高、速度快、功耗低。其缺点是：开发周期长，费用高，因而只适合大批量产品开发。它在通用中小规模集成电路设计、模拟集成电路（包括射频级集成器件）的设计，以及有特殊性能和功耗要求的电路或处理器中的特殊功能模块电路的设计中被广泛采用。

半定制设计方法

半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。半定制设计方法主要适合于开发周期短，开发成本低，投资风险小的小批量数字电路设计。半定制ASIC芯片的版图设计方法是一种约束性的设计方法，约束的目的是简化设计、缩短开发时间、降低设计成本和提高设计正确率。按照逻辑实现的方式不同，半定制法又可分为门阵列设计法、标准单元设计法。门阵列设计法和标准单元设计法设计ASIC都需经历繁杂的IC制造后向流程，而且与IC设计工艺紧密相关，最终的设计还需要集成电路制造厂家来完成，一旦设计有误，将导致巨大的损失。此外，还有设计周期长、基础投入大及更新换代难等缺点。

标准单元设计法

基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，例如门电路、多路开关、触发器、时钟发生器等，按照某种特定的规则排列，与预先设计好的大型单元一起，根据电路功能和要求用掩膜板将所需的逻辑单元连接成所需的专用集成电路。基于标准单元设计方法的主要特点：

门阵列设计法

基于门阵列的设计方法是在预先定制的具有晶体管阵列的基片或母片上，根据电路功能和要求通过掩膜互连的方法完成专用集成电路设计。用门阵列设计的ASIC中，只有上面几层用作晶体管互连的金属层由设计人员用全定制掩膜方法确定，这类门阵列称为掩膜式门阵列 MGA（Masked Gate Array）。门阵列中的逻辑单元称为宏单元，其中每个逻辑单元的基本单元版图相同，只有单元内以及单元之间的互连是定制的。客户设计人员可以从门阵列单元库中选择预先设计和预定特性逻辑单元或宏单元，进行定制的互连设计。基于门阵列的设计方法的主要特点：

可编程设计

可编程ASIC器件分为可编程逻辑器件（PLD）和FPGA（FPGA）两类。目前常用的可编程逻辑器件类型有通用阵列逻辑（GAL）和复杂的可编程逻辑器件（CPLD）。可编程逻辑器件的特点：无定制掩膜层或逻辑单元；设计周期短；单独的模块可编程互连；具有可编程阵列逻辑、触发器或锁存器组成的逻辑宏单元矩阵。现场可编程门阵列（FPGA）具有现场可编程特性。一般来讲，现场可编程门阵列比可编程逻辑器件规模更大、更复杂。现场可编程门阵列的主要特点有：无定制掩膜层；基本逻辑单元和互连采用编程的方法实现；核心电路是规则的可编程基本逻辑单元阵列，可以实现组合逻辑和时序逻辑；设计周期很短。

可编程逻辑器件法是用可编程逻辑器件来设计用户定制的数字电路系统。可编程逻辑器件实质上是门阵列及标准单元设计技术的延伸和发展。可编程逻辑器件是一种半定制的逻辑芯片，但与门阵列法、标准单元法不同，芯片内的硬件资源和连线资源是由厂家预先制定好的，可以方便地通过编程下载获得重新配置。这样，用户就可以借助saber仿真软件软件和编程器在实验室或车间中自行进行设计、编程或电路更新，无须IC厂家的参与。如果发现错误，也可以随时更改，完全不必关心器件实现的具体工艺。

用可编程逻辑器件法设计ASIC（通常称为可编程ASIC），可提高设计效率，缩短开发周期。但是，这种用可编程逻辑器件直接实现的所谓的ASIC的性能、速度和单位成本相对于全定制或标准单元法设计的ASIC都不具备竞争性。此外，也不可能用可编程ASIC来取代通用产品（如CPU、单片机、存储器等）的应用。为了降低成本，可以在用可编程逻辑器件实现设计后，用特殊的方法转成ASIC电路，如阿尔特拉的部分FPGA器件在设计成功后可以通过HardCopy技术转成对应的门阵列ASIC产品。

可编程逻辑器件自20世纪70年代以来，经历了可编程阵列逻辑（Programmable Array Logic，PAL）器件、通用阵列逻辑（Generic Array Logic，GAL）器件、复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）、现场可编程逻辑阵列（Field Programmable Gates Array，FPGA）几个发展阶段，其中CPLD、FPGA器件属高密度可编程逻辑器件，截至2024年，集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易地转由掩膜ASIC实现，因此开发风险也大为降低。目前，用CPLD和FPGA来进行ASIC设计是最为流行的方式之一。

特点

ASIC虽具备定制化优势，但也存在缺陷，如开发成本高、周期长、设计复杂以及易过时等。要应对这些问题，必须采取战略性方法：包括细致规划、投入必要资源，以及紧跟技术发展趋势。尽管面临这些挑战，专用集成电路仍能为各行业提升性能与效率，发挥重要作用。

优点

ASIC是专用芯片的统称，与GPU、CPU等通用芯片相比，ASIC芯片的计算能力和计算效率都根据特定的算法进行定制，所以具备功耗小、计算性能高、计算效率高等优势。

ASIC针对特定算法和应用优化设计，具有较高能效比。在特定任务上的计算能力强大，例如在某些AI深度学习算法中实现高效的矩阵运算和数据处理。GPU在特定任务上的计算效率可能不如ASIC。ASIC通常具有较高的能效比，因其硬件结构是为特定任务定制的，能最大限度减少不必要的功耗。GPU由于其通用的设计架构，在执行特定任务时可能存在一些功耗浪费。

ASIC的单位算力成本更低，满足一定的降本需求，其单位算力成本相比GPU或更低。谷歌TPUv5、亚马逊Trainium2的单位算力成本分别为英伟达H100的70%、60%。其优势总结如下：

性能提升：ASIC的性能优于通用集成电路。由于它是为特定任务设计的，因此能实现更出色的性能与更快的运行速度。这种针对性设计，使得专用集成电路在契合其专项特性的任务中表现突出。

功耗优化：ASIC功耗更低，非常适合对节能有要求的应用场景。其针对特定需求定制的特性，能减少能量浪费。在现代电子设备中，这一特质至关重要，尤其在便携式设备和节能领域体现明显。

大批量生产下的成本效益：在大规模生产中，ASIC具备成本优势。尽管其开发阶段成本较高，但随着生产数量的增加，单位成本会逐步下降。因此，它十分适合量产型电子设备，能有效降低单件成本并节省总开支。

针对特定应用的定制化：ASIC为特定任务量身打造。与通用芯片不同，它专注于一项或少数几项任务，因此能在目标任务中表现更优，提供完全契合需求的解决方案。

缺点

ASIC开发面临的挑战：

实现流程

周期概述

ASIC实现流程有时也称为物理设计，完整的ASIC流程包括项目需求确定、前端流程、后端流程三个步骤。ASIC实现流程中的一些关键步骤如下（有些检查(如静态时序分析)可能在实现流程中执行多次）：

项目需求确定

需求是ASIC设计的起点，其包括芯片的具体指标和系统级设计。在确定芯片的具体指标时，需要从物理实现、性能指标和功能指标三个方向进行考虑。

在芯片指标确定完成后，则需要通过系统建模语言，例如MATLAB、c语言对各个模块进行描述，对ASIC的可行性进行分析。

前端流程

ASIC设计前端流程主要包括RTL寄存器传输级设计、功能验证（动态验证）、逻辑综合、形式验证、静态时序分析以及可行性测试。

后端流程

ASIC设计后端流程包括布局布线、时钟树综合、寄生参数提取、静态时序分析、版图物理验证和生成GDSII文件，并最终进行流片。在完成了所有的前端流程后，一个具有特定功能的电路已经搭建完成。

应用领域

ASIC芯片模块可广泛应用于人工智能设备、耗材打印设备、军事国防设备等智慧终端。在通信、消费电子、AI计算优化、汽车电子、医疗设备、工业控制等领域也有广泛应用。

人工智能

ASIC芯片是指专为特定应用而设计的集成电路。由于ASIC芯片针对特定算法和应用进行优化设计，它在特定任务上的计算能力强大，通常具有较高的能效比。在AI领域，AI ASIC芯片也叫AI算力专用芯片，是人工智能产业链的上游产品之一，为整个人工智能的大模型训练和推理提供算力支撑，主要面向深度学习、神经网络训练/推理等AI任务而定制。2025年DeepSeek的问世，提供了“极致压缩+高效强化训练+AI推理算力大幅简化”的低成本新模式，推动ASIC时代加速到来。

一般来说，被广泛采用的英伟达GPU芯片更多被用来进行AI大模型训练，而到了推理阶段，一些厂商开始着力开发自己的AI推理芯片，其中多为ASIC定制化芯片。不同的是，在DeepSeek助力下，以前行业更关注决定下限的训练阶段，如今或将更多注意力放到决定上限的推理阶段。有业内人士指出，GPU与ASIC之间并非简单的替代关系。

不过，虽然作为开源推理模型的DeepSeek令推理需求受到更多关注，但ASIC芯片的崛起将在训练和推理两个角度给算力芯片的竞争格局带来深远变化。过去开发者因CUDA工具链的完备性被迫绑定英伟达硬件，但DeepSeek绕过了CUDA的优化策略，证明直接操作PTX指令的收益已超越工具链便利性成本，DeepSeek的成功实践验证了算法主导的硬件设计范式，为TPU等ASIC芯片突破生态桎梏提供了方法论。CUDA生态的依赖降低后，ASIC芯片将通过提供定制化工具链、优化编译器等方式，吸引到更多开发者，尤其是已有意愿做底层优化的客户。此外，AI芯片在架构设计上更能灵活适应新的本土趋势和需求，比如支持动态稀疏计算或混合精度。当硬件性能差异足够大时，细分领域客户将更愿意为ASIC芯片的定制优化方案买单。

航空航天与国防

ASIC凭借可靠性、高性能和高安全性等核心特质，在航空航天与国防领域至关重要。它被用于雷达、航空电子设备、卫星通信和军用装备中，既能提升设备性能，又能保障关键任务的顺利执行。

基于sram的Xilinx公司的FPGA芯片，抗单粒子效应的能力差。如果不采取单粒子翻转减缓措施，FPGA 用于静止轨道通信卫星时，会频繁发生单粒子翻转事件。宇航产品为了减少重量，要求集成度比较高，就造成FPGA资源占用率比较高，所以抗辐射加固ASIC是缓解星载SRAM型FPGA单粒子翻转问题的一种有效途径，开展ASIC芯片研制工作是航天事业发展的需要，意义重大。ASIC产品已成为航天器上广泛应用的高速、高集成度的器件，包括美国航空航天局、欧洲航天局等在内的国际先进航天机构均通过技术合作或协议开发的形式，开发了拥有自主知识产权的抗辐照加固平台，并基于这些平台，研制了大量高性能、高抗辐照能力、高可靠性的ASIC产品。ASIC 是一种专用集成电路，制成后不能和FPGA一样可以软件修改并重注，所以需要在设计时，应充分考虑后端设计的多样性，采取一定手段和方法，以便达到ASIC普适性，降低设计成本。

卫星在轨空间辐射影响，它们主要由高能质子和电子、中子等组成，这些高能粒子能在局部积淀足够的电荷，不仅会造成逻辑翻转，严重情况下会产生损伤。而专用集成电路ASIC多采用加固处理的标准单元库，大大改善了空间环境适应能力，是目前卫星重要软件代码的首选载体。

军事

ASIC芯片可以应用于军事领域，如通信设备、雷达、导弹控制等。ASIC芯片可以实现高速数据传输和复杂算法的处理。

消费电子

ASIC是消费电子领域的核心组件。这类芯片为智能手机、平板电脑、智能家电等设备定制，能提升设备性能、降低功耗，进而优化我们日常使用科技产品的体验。

通信

ASIC芯片广泛应用于通信领域，如无线通信、有线通信、卫星通信等。ASIC芯片可以实现各种通信协议和编解码算法，如LTE、Wi-Fi、蓝牙、ZigBee等。

电信

在电信行业，ASIC是网络设备中的关键部件。它能实现高效的数据处理、路由以及电信网络管理；针对电信应用设计的专用集成电路，还具备处理高速数据传输、保障连接稳定性的能力。

计算

ASIC芯片可以应用于计算领域，如微处理器、DSP芯片、图形处理器等。ASIC芯片可以实现各种计算和处理任务，如浮点运算、图像处理、音频处理等。

汽车电子

ASIC正在重塑汽车行业。它为高级驾驶辅助系统（ADAS）、车载信息娱乐系统和车辆控制单元提供算力支持，不仅能提升行车安全性，还能为导航、娱乐功能提供快速数据处理，同时也为自动驾驶技术的发展提供了支撑。

医疗

医疗领域中，ASIC被应用于医疗设备、成像系统和诊断仪器。它能实现精准的数据处理、传感器集成与实时监测，从而提高医疗操作的准确性和患者护理的有效性。

加密货币挖矿

ASIC是比特币等加密货币挖矿的首选设备，因为这类芯片专为快速处理挖矿所需的运算而设计。

工业

ASIC芯片可以应用于工业领域，如工业自动化、智能电网、物联网等。ASIC芯片可以实现各种工业设备的控制和数据处理。

市场概况

全球主要FPGA芯片生产厂商中，最被人们熟知的就是Xilinx和阿尔特拉两家巨头，紧排其后的是Lattice公司。Xilinx 公司作为全球FPGA市场份额最大的公司，其发展动态往往也代表着整个FPGA行业的动态，Xilinx每年都会在赛灵思开发者大会（XDF）上发布和提供一些新技术，很多FPGA领域的最新概念和应用都是由Xilinx公司率先提出并实践，其高端系列的FPGA几乎达到了垄断的地位，是目前当之无愧的FPGA业界老大。2022年2月14日，AMD实现了对Xilinx的收购。

阿尔特拉公司于1983年成立于加利福尼亚州，是世界上“可编程芯片系统”（SOPC）解决方案倡导者，Altera公司于2015年被英特尔以167亿美元收购，其长期位居全球FPGA市场份额的第二位。

Lattice公司以其低功耗产品著称，市场份额在全球FPGA市场中排名第三，iPhone 7手机内部搭载的FPGA芯片就是Lattice公司的产品。Lattice公司是目前唯一一家在中国有研发部的外国FPGA厂商。

国际FPGA三巨头占据90%的全球市场，FPGA市场呈现双寡头垄断格局，Xilinx和阿尔特拉分别占据全球市场的56%和31%，在中国的FPGA市场中，其占比也分别高达52%和28%，截至2023年，中国国内厂商生产的高端产品在硬件性能指标上均与上面提到的三家FPGA巨头有较大差距，中国国产FPGA厂商暂时落后。中国国产FPGA厂商目前在中国市场占比约4%，主要有：紫光同创、高云半导体、上海复旦微电子、京微齐力和安路信息科技。

据Marvell预测，2023年ASIC占数据中心加速计算芯片的16%，规模约为66亿美元；随着AI计算需求的增长，ASIC占比有望提升至25%，预计2028年数据中心ASIC市场规模将提升至429亿美元，CAGR为45.4%。

当地时间2024年12月12日，芯片巨头美股博通召开2024年财报电话会，预测到2027财年，其ASIC组件设计潜在市场规模高达900亿美元，公司正在与三家hyperscale客户合作，预计2027年XPU和AI网络组件总体市场机会增至每年600亿至900亿美元。博通对相关市场的高预期带火ASIC。Wind于12月16日发布ASIC芯片指数（8841901.WI），该指数近期连涨三日，涨幅12.78%。随着ASIC的火热，A股市场上也有不少个股因涉及ASIC概念而股价走高。

根据摩根士丹利的数据，2024年全球ASIC芯片市场规模呈现出强劲的增长态势。随着人工智能、5G通信、物联网等新兴技术的快速普及，对ASIC芯片的需求持续攀升。2024年全球ASIC芯片市场规模达到120亿美元左右。预计2024-2027年间，市场规模将继续保持较高的增长率，到2027有望突破300亿美元，年复合增长率达到34%。

中商产业研究院发布的《2025-2030年中国ASIC芯片（专用集成电路）市场深度分析及发展前景研究预测报告》显示，2024年，全球ASIC芯片市场规模已达到约120亿美元。随着AI算力需求的迅猛增长，ASIC芯片正逐渐从科技领域的“配角”晋升为“主角”，中商产业研究院分析师预测，到2030年，全球ASIC芯片市场规模有望超过500亿美元。

中商产业研究院发布的《2025-2030年中国ASIC芯片（专用集成电路）市场深度分析及发展前景研究预测报告》显示，2024年，中国ASIC芯片行业市场规模为478.9亿元，同比增长27.71%，标志着中国ASIC行业已形成从设计到落地的完整闭环，未来需持续突破。中商产业研究院分析师预测，2025年中国ASIC芯片市场规模将达583亿元。

截至2025年9月，全球ASIC市场相对集中，其中，博通以57.5%的市场份额位居第一，Marvell以14%位列第二。ASIC行业整体受益于AI推理、边缘计算及数据中心定制化需求爆发，技术聚焦高性能、低功耗与场景适配，政策扶持推动国产替代加速，未来三年头部企业复合增速或超80%，但需突破国际生态壁垒与制程限制。

市场趋势与未来展望

市场趋势

最新市场研究显示，ASIC行业正经历显著变革：

未来发展

ASIC芯片的未来发展将受到多个因素的影响，如技术进步、市场需求、设计方法等。

1.技术进步：随着半导体技术的不断进步，ASIC芯片将会变得更加高性能、低功耗、小尺寸和可靠性。例如，新一代芯片制造工艺（如7nm、5nm等）将会使ASIC芯片具有更高的集成度和更低的功耗。

2.市场需求：随着各种新兴技术的出现，如人工智能、自动驾驶、物联网等，ASIC芯片将会有更广泛的应用领域和更高的市场需求。

3.设计方法：随着设计方法的不断改进，ASIC芯片将会更加快速、灵活和可靠。例如，新一代设计工具（如saber仿真软件工具、高级综合工具等）将会使ASIC芯片的设计更加高效和自动化。

定义